减小芯片埋置与光刻图形位置偏差的方法及装置

本发明减小芯片埋置与光刻图形位置偏差的方法及装置，包括如下步骤：步骤1，在衬底上埋设芯片；步骤2，获取芯片的测量数据；步骤3，使用测量数据绘制上层图形的光刻掩模版版图；步骤4，得到上层图形。与现有技术相比，本发明具有如下的有益效果：在埋置芯片后，使用精密观测设备，测量芯片及其引脚的尺寸和相对位置，再使用测量数据或图片绘制光刻胶掩模版，解决因芯片埋置的误差，导致芯片引脚与其上层的光刻胶图形产生偏差，从而导致组件短路或断路的问题；本发明所增加的工艺步骤简单，很大地改善了晶圆级异质集成的封装工艺。