N体模拟在异构架构的并行加速实现方法

一种N体模拟在异构架构的并行加速实现方法，通过初始化后更新缓冲区，通过CPU内存与GPU显存之间的信息传输后，依次通过GPU以分桶算法计算粒子之间的短程力并返回结果至CPU端；通过CPU计算粒子之间的长程力及加速度后更新粒子速度，最后更新缓冲区粒子的速度信息并当满足条件时结束模拟；本发明在CPU端进行主体程序的计算和数据读取、输出等功能，在GPU端进行程序中热点函数的计算，通过基于粒子‑网格算法，将粒子之间的力分为短程力和长程力，利用CPU和GPU的算力及其架构特点，实现快速计算。
上海交通大学
文敏华 | 胡航 | 王一超 | 韦建文 | 林新华