全可综合的时间域模拟数字转换器

一种全可综合的时间域模拟数字转换器，包括：依次连接的采样保持电路、电压时间转换电路和时间数字转换电路，其中：采样保持电路将连续时间的电压信号转换为离散时间的电压信号并输出至电压时间转换器；电压时间转换器通过对电容单元进行充电并缓冲生成START信号和STOP信号并输出至时间数字转换器；时间数字转换器根据START信号和STOP信号输出数字信号，实现模拟电压信号转换为数字信号。本发明通过基本的数字逻辑单元搭建全可综合的采样保持电路，电压时间转换电路和时间数字转换电路并组成ADC，使用HDLs语言对ADC进行完整的描述，利用数字电路设计工具方便地完成仿真、综合、布局布线等设计流程，从而简化ADC的设计。
上海交通大学
金晶 | 黄裕炜 | 过悦康