一种降采样电路及降采样方法

本发明提供一种资源节约型的降采样电路和降采样方法，利用位选信号和行选信号，以及两个用以暂存的第一寄存器和第二寄存器，可以解决输入图像数据流全部缓存的问题。本发明将较大规模的输入图像，减小为原图大小的四分之一，输出不改变原图像的整体细节特征；能够降低输入图像的维度，相比于运用中间存储来保存所有数据流的输入，本发明只需要两个寄存器即可，减小了内存的消耗；分发明的降采样方法提高了计算速度，可在可编程逻辑器件FPGA上实现。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
中国科学院上海高等研究院
汪辉 | 陈煌 | 田犁 | 封松林