基于5T、8T、14T混合像素计算单元的CMOS图像感算一体电路

本公开提供一种基于5T、8T、14T混合像素计算单元的CMOS图像感算一体电路，包括：光电感算阵列、权重电压生成模块、读出电路以及控制模块；光电感算阵列包括多组混合像素计算单元和多个行选开关，混合像素计算单元中像素计算单元的类型包括5T、8T、14T，光电感算阵列通过像素计算单元与卷积核的权重电压进行卷积乘累加操作，输出电流；权重电压生成模块用于生成卷积核对应的权重电压；读出电路用于减法运算、电流‑电压转换以及相关双采样；控制模块用于生成控制信号。通过本公开，在片上自动实现传感和卷积算法中的乘累加操作，并在卷积核区域并行计算以及输出，无需在相邻卷积核的重叠区域重新写入权重，降低电路功耗，提高帧率和运算效率。
上海交通大学
刘钢 | 金一凡 | 曾剑敏 | 史晓玲