基于FPGA的用于提高BCPNN速度的设计方法

本发明公开了基于FPGA的用于提高BCPNN速度的设计方法，涉及人工智能技术领域，通过模块化设计，在硬件上对BCPNN中的突触状态的变量、权重以及偏置进行更新；通过查找表，在FPGA上实现指数运算；通过并行算法，对BCPNN中的突触状态的权重及偏置更新过程实现速度提升；通过加法器和乘法器的模块复用，在保持相同计算性能的情况下降低资源开销。本发明提供的方法不仅具有更高的计算性能，同时也具有较高的计算准确度，可有效提高BCPNN的权重及偏置更新速度。